Anar al contingut

Porta autoalineada

De L'Enciclopèdia, la wikipedia en valencià

En la tecnologia de fabricació de semiconductors electrònics, una porta autoalineada és un método de fabricació de transistors pel que l'electrodo de porta d'un MOSFET (transistor d'efecte de camp de semiconductor d'òxit metàlic) s'utilisa com a caraça per al dopage de les regions de font i drenage. Esta tècnica garantisa que la porta s'alinee de forma natural i precisa en les vores de la font i el drenage.

L'us de portes autoalineadas en els transistors MOS és una de les innovacions clau que varen propiciar el gran aument de la potència de càlcul en la década de 1970. Les portes autoalineadas se seguixen utilisant en la majoria dels circuits integrats moderns.

Introducció

Construcció de CI

Diagrama d'un MOSFET estàndart

Els circuits integrats (CI o "chips") es fabriquen per mig d'un procés de varis passos que crea múltiples capes en la superfície d'un disc de silici conegut com "oblea". Cada capa es modela recobrint l'oblea en una capa fotorresistente i exponent-la a continuació a la llum ultravioleta que incidix a través d'una "caraça" similar a una plantilla. Depenent del procés, la fotorresistencia exposta a la llum s'endurix o s'ablanix i, en abdós casos, les parts més blanes es llaven. El resultat és un patró microscòpic en la superfície de l'oblea en el que una part de la capa superior queda exposta mentres que el restant queda protegit baix la fotorresistencia restant.

A continuació, l'oblea s'expon a diversos processos que afigen o eliminen materials de les parts de l'oblea que no estan protegides per la capa fotorresistente. En un procés habitual, l'oblea es calfa a uns 1.000 C i s'expon a un gas que conté un material dopante (normalment bor o fòsfor) que modifica les propietats elèctriques del silici. D'esta manera, el silici es convertix en donant, receptor o casi aïllant d'electrons, en funció del tipo o la cantitat de dopante. En un CI típic, este procés s'utilisa per a produir els transistors individuals que constituïxen els elements clau d'un CI.

En el MOSFET, les tres parts d'un transistor són la font, el drenage i la porta (vore el diagrama). El "efecte de camp" del nom es referix als canvis de conductivitat que es produïxen quan s'aplica una tensió en la porta. El punt clau és que este camp elèctric pot fer que la regió de el "canal" que separa la font i el drenage es convertixca en del mateix tipo que la font-drenage, activant aixina el transistor. Com no fluïx corrent de la porta al drenage, l'energia de conmutaació d'un FET és molt chicoteta en comparació als anteriors tipos de transistors d'unió bipolar, en els que la porta (o base, com es coneixia) estava en llínea en la corrent.

Metodologia antiga

En les primeres metodologia de fabricació de MOSFET, la porta es fabricava en alumini, que fon a 660 C, per lo que tenia que depositar-se com un dels últims passos del procés, una volta completades totes les etapes de dopage a uns 1000 C.


L'oblea en el seu conjunt s'elegix primer per a que tinga una calitat elèctrica determinada, ya siga positiva, o "p", o negativa, "n". En l'ilustració, el material base és "p" (cridat canal n o nMOS). A continuació, s'utilisa una caraça per a crear les zones en les que es colocaran les seccions "n" negatives dels transistors. A continuació, l'oblea es calfa a uns 1.000 C i s'expon a un gas dopante que es difon en la superfície de l'oblea per a produir les seccions "n". A continuació, s'estén una fina capa de material aïllant (diòxit de silici) sobre l'oblea. Per últim, es crea la porta sobre la capa aïllant en una nova operació fotolitogràfica. Per a que la porta es solape en la font i el drenage subjacents, el material de la porta té que ser més ample que l'espai entre les secciones n, normalment fins a tres voltes. Açò desperdicia espai i crea una capacitancia adicional entre la porta i la font-drenage. Esta capacitancia paràsita requerix que tot el chip funcione a alts nivells de potència per a garantisar una conmutaació neta, lo que resulta ineficaç. Ademés, la variació en la desalineació de la porta sobre la font i el drenage implica una gran variabilitat d'un chip a un atre, inclús quan funcionen correctament.

Autoalineación

La porta autoalineada ha evolucionat en vàries etapes fins a la seua forma actual. La clau de l'alvanç va ser el descobriment de que el polisilicio fortament dopat era lo suficientment conductor com per a substituir a l'alumini. Açò significava que la capa de la porta podia crear-se en qualsevol fase del procés de fabricació de varis passos.[1]:p.1

En el procés de autoalineaació, la capa aïllant de la porta es forma al principi del procés. A continuació, es deposita i es modela la porta. A continuació, es dopen els drenages font (en el cas del polisilicio, les portes es dopen simultàneament). El patró font-drenage només representa les vores exteriors de la font i el drenage, ya que la vora interior d'estes seccions està emmaixquerat per la pròpia porta. Com a resultat, la font i el drenage es "autoalinean" en la porta. Com sempre estan perfectament colocats, no és necessari eixamplar la porta més de lo desijat i la capacitancia paràsita es reduïx considerablement. També es reduïxen el temps d'alliniació i la variabilitat entre chips.[2]

Despuix dels primers experiments en diferents materials de porta, com a alumini, molibdeno i silici amorfo, l'indústria dels semiconductors va adoptar casi universalment les portes autoalineadas de silici policristalino (polisilicio), l'anomenada tecnologia de porta de silici (SGT per les seues sigles en anglés) o tecnologia de "porta de silici autoalineada", que oferia moltes ventages adicionals a la reducció de les capacitancias paràsites. Una característica important de la SGT era que el transistor quedava enterrat per complet baix òxit tèrmic de màxima calitat (un dels millors aïllants coneguts), lo que permetia crear nous tipos de dispositius, inviables en la tecnologia convencional o en portes autoalineadas fabricades en atres materials. Especialment importants són els dispositius de càrrega acoplada (CCD), utilisats per a sensors d'image, i els dispositius de memòria no volàtil que utilisen estructures de portes flotants de silici. Estos dispositius han ampliat espectacularment la gama de funcionalitats que poden conseguir-se en l'electrònica d'estat sòlit.


Per a fabricar comportes autoalineadas es necessitaven certes innovacions:[3]

  • Un nou procés per a crear les portes;
  • un canvi del silici amorfo al silici policristalino (perque el silici amorfo es trencaria en passar pels "escalons" de la superfície aïllant d'òxit);
  • un método fotolitogràfic per a gravar el silici policristalino;
  • un método per a reduir les impurees presents en el silici.

Abans d'estes innovacions, les portes autoalineadas s'havien demostrat en dispositius de porta metàlica, pero el seu verdader impacte es va produir en els dispositius de porta de silici.

Comercialisació en Intel

La tecnologia de porta de silici (SGT) va ser adoptada per Intel en el moment de la seua fundació (juliol de 1968), i en pocs anys es va convertir en la tecnologia central per a la fabricació de circuits integrats MOS en tot lo món, perdurant fins als nostres dies. Intel va ser també la primera empresa en desenrollar una memòria no volàtil utilisant transistors de porta de silici flotant.

El primer chip de memòria que va utilisar la tecnologia de portes de silici va ser el chip Intel 1101 SRAM (memòria estàtica d'accés aleatori), fabricat en 1968 i demostrat en 1969.[4]El primer microprocessador comercial d'un sol chip, l'Intel 4004, va ser desenrollat per Faggin utilisant la seua tecnologia de circuits integrats MOS de portes de silici. Marcian Hoff, Stan Mazor i Masatoshi Shima varen contribuir a l'arquitectura.[5]

Referències

  1. ↑ (1991) Introduction to VLSI systems, Addison Wesley Publishing Company. OCLC 634332043. ISBN 978-0-201-04358-7.
  2. ↑ Yanda, Heynes, and Miller (2005). Demystifying Chipmaking, Newnes, pp. 148–149. ISBN 978-0-7506-7760-8.
  3. ↑ Orton, John Wilfred (2004). The Story of Semiconductors, OUP Oxford, p. 114. ISBN 978-0-19-853083-1.
  4. ↑ Sah, Chih-Tang. “Evolution of the MOS transistor-from conception to VLSI”. Proceedings of the IEEE 76 (10): 1280–1326 (1303). doi:10.1109/5.16328. ISSN 0018-9219.
  5. ↑ «1971: Microprocessor Integrates CPU Function onto a Single Chip». Computer History Museum. Consultat el 2019-07-22.

Documents originals sobre la tecnologia de porta de silici (SGT)

  • Bower, RW and Dill, RG (1966). "Insulated gate field effect transistors fabricated using the gate as source-drain mask". IEEE International Electron Devices Meeting, 1966
  • Faggin, F., Klein, T., and Vadasz, L.: "Insulated Gate Field Effect Transistor Integrated Circuits With Silicon Gates". IEEE International Electron Devices Meeting, Washington D.C, 1968 [1]
  • [2] Kerwin, Robert E.; Klein, Donald L. & Sarace, John C., "Method for making MIS structures", published 28-10-1969, assigned to Bell Telephone Laboratories Inc.
  • Federico Faggin and Thomas Klein.: "A Faster Generation Of MOS Devices With Low Thresholds Is Riding The Crest Of The New Wave, Silicon-Gate IC’s". Cover story on Fairchild 3708, "Electronics" magazine, September 29, 1969.
  • «Silicon Gate Technology».
27–35.
  • F. Faggin, T. Klein "Silicon Gate Technology", "Solid State Electronics", 1970, Vol. 13, pp. 1125–1144.
  • [3] Klein, Thomas & Faggin, Federico, "Doped semiconductor electrodes for MOS type devices", published 1972-06-27, assigned to Fairchild Camera and Instrument Corporation


Obtingut de «https://lenciclopedia.org/w/index.php?title=Porta_autoalineada&oldid=982651»