Zen (microarquitectura)

Zen és el nom en clau d'una microarquitectura de processadors d'AMD, va ser usada primer en la série de processadors Ryzen en febrer de 2017. La primera demostració d'un sistema basat en Zen va ser exhibida en l'I3 de 2016, i es va detallar per primera volta de forma substancial en un event organisat a una quadra del fòrum de desenrolladors Intel (IDF) 2016. Els primers processadors basats en Zen en nom en clau "Summit Ridge" varen aplegar al mercat a principis de març de 2017, els processadors de servidor basats en Zen, Epyc, es varen llançar en juny de 2017 i les APUs basades en Zen en novembre de 2017.

Una ilustración muy simplificada de la microarquitectura Zen: Un núcleo tiene un total de 512 KiB de caché L2.

Zen és un disseny des de zero que diferix de la microarquitectura de llarga trayectòria Buldòzer. Els processadors basats en Zen utilisen un procés FinFET de 14 nm, segons els informes, són més eficients energèticament, i poden eixecutar significativament més instruccions per cicle. S'introduïx el SMT (multihilo simultàneu), permetent que cada núcleu eixecute dos fils. El sistema de caché també ha segut redissenyat, canviant la política d'escritura de la memòria caché L1 a una del tipo write-back. Els processadors Zen utilisen tres zócalos diferents: chips Ryzen per a equips d'escritori i portàtils usen el zócalo AM4, entregant soport a DDR4; els chips Threadripper basats en Zen per a equips d'escritori d'alt rendiment (HEDT) soporten RAM DDR4 de cuádruple canal (quad-channel) i oferixen 64 llínees 64 PCIe 3.0 (a diferència de les 24 llínees en Ryzen), usant el zócalo TR4; i els processadors de servidor Epyc oferixen 128 llínees PCI 3.0 i DDR4 d'óctuple canal (octa-channel) usant el zócalo SP3. pero no tots els processadors que usen AM4 estan basats en la microarquitectura Zen (la sèptima generació d'APUs i processadors Anthlon X4 estan basats en la microarquitectura Excavator).

Zen es basa en un disseny SoC. Els controladors de memòria, PCIe, SATA i USB estan integrats en el mateix chip que els núcleus del processador. Açò té ventages en l'ample de banda i el consum d'energia, a costa de la complexitat i àrea del chip. Este disseny SoC permet que la microarquitectura Zen escale des de computadores portàtils i mini-PC de factor de forma chicotet fins a computadores d'escritori de gama alta i servidors.

Per a 2020, AMD ya ha despachat 260 millons de núcleus Zen.

Disseny

Segons AMD, l'enfocament principal de Zen és aumentar el rendiment per núcleu. Característiques noves o millorades s'inclouen:

• El caché L1 ha canviat la seua política d'escritura de write-through a una write-back, permetent menor latencia i major ample de banda.
• L'arquitectura SMT (multihilo simultàneu) permet dos fils per núcleu, una diferència del disseny CMT (multihilo agrupat) utilisat en l'arquitectura Buldòzer anterior. Esta és una característica oferida anteriorment en alguns processadors IBM, Intel i Oracle.
• Un component fonamental per a tots els processadors basats en Zen és el Core Complex (CCX) que consta de quatre núcleus i els seus cachés associats. Els processadors en més de quatre núcleus consistixen en múltiples CCX conectats per Infinity Fabric. Els processadors en número de núcleus que no siga un múltiple de quatre, tenen alguns núcleus deshabilitados.
• Quatre ALUs, dos unitats AGU/LSU i dos unitats de menge flotant per núcleu.
• Recentment introduït el "gran" micro-operation cache.
• Cada núcleu SMT pot enviar fins a sis microoperaciones per cicle (una combinació de 6 micro-operacions sanceres i 4 micro-operacions de punt flotant per cicle).
• Ample de banda L1 i L2 casi 2 voltes més ràpit, en un ample de banda total de caché L3 de fins a 5 voltes.
• Clock gating (reducció de l'energia dissipada desactivant senyal de rellonge quan no està en us).
• Predictor de bots millorat usant un sistema perceptrón # en una matriu indirecta d'objectius, similar a la microarquitectura Bobcat, alguna cosa que ha segut comparat en una ret neuronal per l'ingenier d'AMD Mike Clark.
• Motor de pila dedicat per a modificar el punter de piles, similar al dels processadors Intel Haswell i Broadwell..
• Compatibilitat binaria en la microarquitectura Skylake d'Intel:
  • Soport per a RDSEED, un conjunt d'instruccions d'hardware d'alt rendiment generadores de números aleatoris introduïdes en Broadwell.
  • Soport per a les instruccions SMAP, SMEP, XSAVEC/XSAVES/XRSTORS, i CLFLUSHOPT.
  • Soport per a ADX i SHA.
• Instrucció CLZERO per a borrar llínea de caché.
• Coalescencia de les entrades de les taules de paginació (PTE)) , que combina taules de paginació de 4 kiB en una pàgina de tamany 32 kiB.
• "Pure Power" (sensors de monitoreo de potència més precisos).
• Neural Net Prediction i Smart Prefetch.
• Precision Boost.
• estendre Frequency Range (XFR), una funció d'overclocking automàtic que aumenta la velocitat del rellonge més allà de la freqüència torbe especificada.

Esta és la primera volta en molt temps que els ingeniers tenim la llibertat total de construir un processador des de zero i fer lo millor que pugam. És un proyecte de varis anys en un equip realment gran. És com una marató en algunes carreres curtes en el mig. L'equip està treballant molt dur, pero poden vore la llínea de meta. Garantise que oferirà una gran millora en el rendiment i el consum d'energia sobre la generació anterior.

Suzanne Plummer, Líder de l'equipe Zen, 19 de setembre de 2015.

Fotografía de un chip Ryzen 3 1200

L'arquitectura Zen es basa en un procés de 14 nanómetros FinFET subcontractat a GlobalFoundries, que a la seua volta posseïx una llicència del seu procés de 14 nm de Samsung Electronics. Açò proporciona una major eficiència que els processos de 32 nm i 28 nm que els anteriors processadors AMD FX i APUs d'AMD, respectivament. La família de processadors Zen "Summit Ridge" usen el zócalo AM4 i conten en soport per a memòria DDR4 i una potència de disseny tèrmic (TDP) de 95 W. Si be els fulls de ruta més recents no confirmaven el TDP per a productes d'escritori, sugerien una gama de productes mòvils de baixa potència de fins a dos núcleus Zen de 5 a 15 W i per a productes mòvils orientats al rendiment en fins a quatre núcleus Zen de 15 a 35 W de potència.

Cada núcleu Zen pot decodificar quatre instruccions per cicle de rellonge i inclou un caché micro-op que alimenta a dos programadors, un programador per a cada u dels segments sancers i de menge flotant. Cada núcleu té dos unitats de generació de direccions, quatre unitats sanceres i quatre unitats de menge flotant. Dos de les unitats de menge flotant són sumadores, i dos són sumadores múltiples. No obstant, usant operacions de multiplicació en suma pot evitar l'operació d'adició simultànea en una de les unitats sumadoras. També hi ha millores en el predictor de branques. El tamany del caché L1 és de 64 KiB per a instruccions per núcleu i 32 KiB per a senyes per núcleu. El tamany del caché L2 és de 512 KiB per núcleu i el caché L3 és d'1 a 2 MB per núcleu. Els caché L3 oferixen 5 voltes l'ample de banda dels dissenys anteriors d'AMD.

Història i desenrolle

AMD va començar a planificar la microarquitectura Zen poc despuix de tornar a contractar a Jim Keller en agost de 2012. AMD va revelar formalment Zen en l'any 2015.

L'equip a càrrec del Zen va ser dirigit per Keller (qui es va anar d'AMD en setembre de 2015 despuix d'un periodo de 3 anys) i la líder de l'equipe Zen, Suzanne Plummer. El cap de microarquitectura de Zen va ser un dels socis principals d'AMD, Michael Clark.

Zen es va planejar originalment per a 2017 seguint sul núcleu germà K12 basat en ARM64, pero en el Financial Analyst Day de 2015 d'AMD es va revelar que la microarquitectura K12 va ser retardada en favor de començar el disseny de Zen, per a permetre-li ingressar al mercat dins del determini de l'any 2016, en el llançament dels primers processadors basats en Zen que s'esperaven per a octubre de 2016.

En novembre de 2015, una font dins d'AMD va informar que els microprocessadors Zen havien segut provats i "varen complir en totes les expectatives" sense "colls de botella significatius trobats".

En decembre de 2015, es rumoreaba que Samsung podria haver segut contractat com a fabricant dels processadors FinFET de 14 nm d'AMD, incloent tant Zen com la pròxima microarquitectura de processadors gràfics d'AMD, cridada Polaris. Açò va ser aclarit per l'anunci de juliol de 2016 d'AMD de que els productes s'havien produït en èxit en el procés FinFET de 14 nm de Samsung. AMD va declarar que Samsung s'usaria "si fora necessari", argumentant que açò reduiria el risc d'AMD en disminuir la dependència a qualsevol empresa fabricant de semiconductors.

En decembre de 2019, AMD va començar a llançar productes Ryzen de primera generació creats en l'arquitectura Zen + de segona generació.