SGI Origin 2000
.jpg)
El SGI Origin 2000 és una família de servidors i supercomputadoras de gama mija i alta gama desenrollades i fabricades per Silicon Graphics (SGI). Varen ser introduïts en 1996 despuix de l'èxit del SGI Challenge i el POWER Challenge. En el moment de l'introducció, estos eixecutaven el sistema operatiu IRIX, originalment versió 6.4 i posterior, 6.5. Una variant del Origin 2000 en capacitat de gràfics es coneix com Onyx2. Una variant de nivell d'entrada basada en la mateixa arquitectura pero en una implementació de hardware diferent es coneix com Origin 200. El Origin 2000 va ser succeït pel Origin 3000 en juliol de 2000 i va ser discontinuado el 30 de juny de 2002.
Models
La família va ser anunciada el 7 d'octubre de 1996.[1] El proyecte va rebre el nom en còdic de Llec, i també conegut com SN0, per a indicar el primer d'una série de arquitectura de nodos escalables, en contrast en les arquitectura simètriques multiprocessador anteriors en la série SGI Challenge.[2]
| Model | # de CPU | Memòria | I/O | Chassis | Introduït | Discontinuado |
|---|---|---|---|---|---|---|
| Origin 2100 | 2 a
8 | Fins a 16 GB |
12 XIO | Deskside | ? | 31 de maig de 2002 | |
| Origin 2200 | 2 a
8 | Fins a 16 GB |
12 XIO | Deskside | ? | 31 de maig de 2002 | |
| Origin 2400 | 8 a 32 | Fins a 64 GB | 96 XIO | 1 a 4 bastidors | ? | 31 de maig de 2002 |
| Origin 2800 | 32 a 128 (256 i 512 no compatibles) | Fins a 256 GB (512 GB no admesos) | 384 XIO | 1 a 9 bastidors (en Meta Router) | ? | 31 de maig de 2002 |
El Origin 2100 és casi igual al dels atres models, excepto que no es pot actualisar a atres models. (a menos que s'hagen reemplaçat les targetes de enrutador, etc.)
El conteo de CPU més alt que SGI va comercialisar per a Origin 2000 és de 128 CPU; per damunt de les 64 CPU, el producte es va denominar originalment "CRAY Origin 2000", ya que Cray Research acaba de fusionar-se en SGI.[1] Tres models de Origin 2000 són capaços d'usar 512 CPU i 512 GB de memòria, pero mai es varen comercialisar com un sistema per als consumidors. Una de les Origin 2000 de 512 CPU es va instalar en les instalacions de SGI en Eagan, Minnesota per a fins de prova, i les atres dos es varen vendre al Centre d'Investigació Ames de la NASA en Mountain View, Califòrnia, per a computació científica especialisada. Els Origin 2800 de 512 CPU costaven aproximadament $40 millons cada u i l'entrega dels sistemes Origin 3000, escalables fins a 512 o 1024 CPU a un preu més baix per rendiment, va fer que els Origin 2000 de 512 CPU quedara obsolet.
Varis clients també varen comprar sistemes de la série Origin 2000 de 256 CPU, encara que tampoc varen ser comercialisats com a producte per SGI.
L'instalació més gran de la série SGI Origin 2000 va ser Blue Mountain de l'Accelerated Strategic Computing Initiative. Incloïa 48 sistemes de CPU de la série 2000 de Origin 2000, tots conectats a través de l'Interfaç paralel d'alt rendiment (HIPPI) per a un total de 6144 processadors. En el moment en que es va provar, va ocupar el segon lloc en la llista TOP500 de les computadores més ràpides del món.cita requerida Eixa prova es va completar en sol 40 nodos de 128 CPU cada u i va registrar 1.6 teraflops sostinguts. En tots els nodos conectats, va poder sostindre 2.1 teraflops i un pico de més de 2.5 teraflops. El Laboratori Nacional dels Àlbers també tenia un atre sistema de 12 de Origin de 128 CPU (per a un total de 1536 CPU) com a part de les mateixes proves.
El laboratori de simulació del clima en el Centre Nacional d'Investigació Atmosfèrica (NCAR) tenia un sistema Origin 2000 cridat "Ute" en 128 CPU. Va ser entregat el 18 de maig de 1998 i dau de baixa el 15 de juliol de 2002.[3] Un sistema més chicotet en NCAR va ser nomenat dataproc, entregat el 29 de març, en 16 CPU.[4] Els sistemes Ames en la NASA inclouen el que du el nom de Harvard Lomax en 512 CPU, un que rep el nom de Joseph Steger en 128 CPU, un atre que du el nom de Grace Hopper en 64 CPU i l'atre d'Alan Turing en 24 CPU.[5][6]
Hardware
Cada mòdul de Origin 2000 es basa en nodos que estan conectats a una placa posterior. Cada mòdul pot contindre fins a quatre plaques de nodo, dos plaques de enrutador i dotze opcions XIO. Després, els mòduls es monten dins d'un gabinet d'escritori o un rack. Els gabinets d'escritori solament poden contindre un mòdul, mentres que els rack poden contindre dos. En configuracions en més de dos mòduls, s'utilisen múltiples racks.
| Recint | Esgambi | Altura | Profunditat | Pes 1 |
|---|---|---|---|---|
| Deskside | 53 cm (21 polzades) | 65 cm (25.5 polzades) |
58 cm (23 polzades) | 98 kg (215 lliures) |
| Rack | 71 cm (28 polzades) | 185 cm (73 polzades) | 102 cm (40 polzades) | 317kg (700 lliura |
^ 1 Les sifres especificades són per a configuracions màximes.
l'Origin 200 usa alguns dels components arquitectònics, pero en una realisació física molt diferent que no és escalable.[7]
Arquitectura
Un sistema Origin 2000 està compost per nodos units entre sí per una ret d'interconexió. Utilisa la memòria compartida distribuïda, a voltes denominada arquitectura de multiprocesamiento escalable de memòria compartida (S2MP). Origin 2000 usa NUMAlink (originalment cridat CrayLink) per a la seua interconexió del sistema. Els nodos estan conectats a plaques de enrutador, que utilisen cables NUMAlink per a conectar-se a atres nodos a través dels seus enrutadores. La topología de ret de Origin 2000 és un bristled fat hypercube. En configuracions en més de 64 processadors, s'utilisa una topología de ret jeràrquica de hipercubos de greix. Es poden instalar cables NUMAlink adicionals, cridats enllaços Xpress, entre ports de enrutador estàndar no utilisats per a reduir la latencia i aumentar l'ample de banda. Els enllaços Xpress solament es poden usar en sistemes que tenen 16 o 32 processadors, ya que estes són les úniques configuracions en una topología de ret que permet que els ports no utilisats s'usen d'eixa manera.
L'arquitectura té les seues raïls en el proyecte DASH en l'Universitat de Stanford, dirigit per John L. Hennessy, que va incloure a dos dels dissenyadors de Origin.[8][9]
Taules de enrutador
El Origin 2000 utilisa quatre plaques de enrutador diferents. Cada placa de enrutador successiva permet conectar una major cantitat de nodos.
Enrutador nul
El enrutador nul conecta dos nodos en el mateix mòdul. Un sistema que utilisa el enrutador nul no es pot expandir ya que no hi ha conectors externs.
Star Router
El Star Router pot conectar fins a quatre nodos. Sempre s'utilisa junt en un enrutador estàndar per a funcionar correctament.
Enrutador estàndar (enrutador de bastidor)
El enrutador estàndar pot conectar fins a 32 nodos. Conté un circuit integrat d'aplicació específica (ASIC) conegut scalable pipelined interconnect for distributed endpoint routing (SPIDER), que servix com enrutador per a la ret NUMAlink. El ASIC SPIDER té sis ports, cada u en un parell d'enllaços unidireccionals, conectats a una barra travessera que permet que els ports es comuniquen entre sí.[10]
Meta Router (Router Cray)
El Meta Router s'usa junt en els enrutadores estàndar per a conectar més de 32 nodos. Pot conectar fins a 64 nodos.
Nodos
Cada nodo Origin 2000 cap en una sola placa de circuit imprés de 16 "per 11" que conté un o dos processadors, la memòria principal, la memòria de directori i el ASIC Hub. La placa de nodo s'enchufa en el pla posterior a través d'un conector CPOP (Compression Pad-on-Pad) de 300 pads. El conector en realitat combina dos conexions, una a la ret de l'enrutador NUMAlink i una atra al subsistema XIO I / O.
Processador
Cada processador i el seu caché secundària estan continguts en una placa secundària HIMM (Mòdul de memòria en llínea horisontal) que es conecta a la placa de nodo. En el moment de l'introducció, el Origin 2000 utilisava la placa IP27, que presentava un o dos processadors R10000 a 180 MHz en 1 MB de caché secundària. també estava disponible un model de gama alta en dos R10000 a 195 MHz en 4 MB de caché secundari. En febrer de 1998, es va introduir la placa IP31 en dos R10000 a 250 MHz en 4 MB de cachés secundaris. Més tart, la placa IP31 es va actualisar per a admetre dos R12000 a 300, 350 o 400 MHz. Els models de 300 i 400 MHz tenien 8 MB de cachés L2, mentres que el model de 350 MHz tenia 4 MB de caché L2. Prop del final de la seua vida útil, una variant de la placa IP31 es va posar a disposició, la qual usava un R14000 a 500 MHz en 8 MB de cachés L2.
Memòria principal i memòria de directori.
Cada targeta de nodo pot admetre un màxim de 4 GB de memòria a través de 16 recalats DIMM utilisant memòries SDCAM DIMM patentades en capacitats de 16, 32, 64 i 256 MB. Degut a que el bus de memòria té un esgambi de 144 bits (128 bits per a senyes i 16 bits per a ECC), els mòduls de memòria s'inserten en parells. Per a admetre el model de memòria compartida distribuïda Origin 2000, els mòduls de memòria són propietaris i inclouen memòria de directori, que conté informació sobre el contingut de les cachés remotes per a mantindre la coherència de la memòria caché, i admet fins a 32 processadors. Es requerix memòria de directori adicional en configuracions en més de 32 processadors. La memòria de directori adicional està continguda en DIMM propietaris que s'inserten en huit recalats DIMM reservades per al seu us.
Hub ASIC
El Hub ASIC conecta els processadors, la memòria i XIO a l'interconexió del sistema NUMAlink 2 . El ASIC conté cinc seccions principals: la barra travessera (denominada "XB"), l'interfaç d'I/S (denominada "II"), l'interfaç de ret (denominada "NI"), l'interfaç del processador (referit com el "PI") i l'interfaç de memòria i directori (referit com el "DM"), que també servix com a controlador de memòria. Els interfaços es comuniquen entre sí a través de les memòries intermiges FIFO que estan conectades a la barra travessera. Quan dos processadors estan conectats al Hub ASIC, el nodo no es comporta de manera SMP. En canvi, els dos processadors funcionen per separat i els seus busos es multiplexan a través de l'interfaç de processador únic. Açò es va fer per a guardar els pines en el Hub ASIC. El Hub ASIC té una velocitat de 100 MHz i conté 900,000 comportes fabricades en un procés de metal de cinc capes.
Subsistema d'I/S
El subsistema d'I/S es basa en el ASIC de Crossbow (Xbow), que compartix moltes similituts en el ASIC de SPIDER. Ya que el Xbow ASIC està dissenyat per a usar-se en el protocol XIO més simple, el seu hardware també és més simple, lo que permet que el ASIC tinga huit ports, en comparació als sis ports de el ASIC SPIDER. Dos dels ports es conecten a les plaques de nodos i els sis restants a les targetes XIO. Si ben el bus natiu del subsistema d'I/S és XIO, també es poden usar busos PCI-X i VME64, proporcionats pels ponts XIO.
Una placa base d'I/S IO6 està present en tots els sistemes. És una targeta XIO que proporciona:
- 1 port Fast Ethernet de 10/100BASE-TX
- 2 ports serie proporcionats per dos UART
- 1 port intern Fast 20 ULTRESCSI d'un sol extrem
- 1 port extern ULTRESCSI d'ample simple
- 1 eixida d'interrupció en temps real per a sincronisació de trames
- 1 entrada d'interrupció en temps real (vora activada)
- Flash PROM, NVRAM i rellonge en temps real.
El IO6G (G per a gràfics) tenia 2 ports serie adicionals i ports de teclat/mouse més els ports anteriors. Es requeria el IO6G en sistemes en canonades (targetes) de gràfics Onyx per a conectar el teclat/mouse.
Referències
- ↑ 1,0 1,1 «Silicon Graphics and Cray Research Unveil Modular Origin Server Family: High-Bandwidth Systems Revolutionize Computer Buying Economics With Seamless Scalability», 7 d'octubre de 1996. Consultat el 21 de setembre de 2013.
- ↑ «Silicon Graphics Completely Renews its Stations, Servers», 7 d'octubre de 1996.
- ↑ «SGI Origin 2000 (ute): 1998–2002». SCD Supercomputer Gallery. National Center for Atmospheric Research. Archivat des de l'original, el 21 de setembre de 2013. Consultat el 21 de setembre de 2013.
- ↑ «SGI Origin 2000 (dataproc): 1999–2004». SCD Supercomputer Gallery. National Center for Atmospheric Research. Archivat des de l'original, el 25 de setembre de 2013. Consultat el 21 de setembre de 2013.
- ↑ «NASA to Name Supercomputer after Columbia Astronaut», NASA, 10 de maig de 2004. Consultat el 21 de setembre de 2013.
- ↑ Raymond D. Turney (22 d'octubre de 2004). «Comparison of 250 MHz R10K Origin 2000 and 400 MHz Origin 2000 Using NAS Parallel Benchmarks». NAS Technical Report 01-007. Archivat des de l'original, el 22 de decembre de 2016. Consultat el 21 de setembre de 2013.
- ↑ James Laudon and Daniel Lenoski (23 de febrer de 1997). System Overview of the SGI Origin 200/2000 Product Line, IEEE, pp. 150–156. doi:10.1109/CMPCON.1997.584688. ISBN 978-0-8186-7804-2.
- ↑ Daniel Lenoski, James Laudon, Truman Joe, David Nakahira, Luis Stevens, Anoop Gupta and John L. Hennessy(May 1992).«The DASH prototype: implementation and performance».Proceedings of the 19th Annual International Symposium on Computer.2: 92–103.doi:10.1145/146628.139706.
- ↑ James Laudon and Daniel Lenoski(May 1997).«The SGI Origin: A ccNUMA Highly Scalable Server».Proceedings of the 24th Annual International Symposium on Computer Architecture.25: 241–251.doi:10.1145/384286.264206.
- ↑ Mike Galles(1996).«Scalable pipelined interconnect for distributed endpoint routing: The SGI SPIDER chip».Proceedings of Hot Interconnects Symposium.Stanford University.: 141–146.
Notes
- Ásgeir Th. Eiríksson, John Keen, Alex Silbey, Swami Venkataraman, Michael Woodacre (1997), Metodologia i experiència de disseny del sistema d'orige: ASIC 1M-gate i més allà, Actes de la 42a Conferència Internacional de Computació IEEE (IEEE) págs. 157-164 doi: 10.1109 /CMPCON.1997.584690
- Origin 2000 Rackmount Owner's Guide, 007-3456-003, 15 de juny de 1998, Silicon Graphics
- Origin and Onyx2 Theory of Operations Manual, 007-3439-002, 15 de juny de 1998, Silicon Graphics
- Este artícul conté una traducció derivada de «SGI Origin 2000» de Wikipedia en castellà publicada baix la Llicència de documentació lliure de GNU i la Llicència Creative Commons Reconeiximent-CompartirIgual 4.0 Internacional.