Stanford DASH
Stanford DASH va ser un multiprocessador coherent de caché desenrollat a fins de la década de 1980 per un grup dirigit per Anoop Gupta, John L. Hennessy, Mark Horowitz i Monica S. Lam en l'Universitat de Stanford.[1] Es va basar en agregar un parell de taulers de directori dissenyats en Stanford a 16 màquines SGI IRIS 4D Power Séries i després cablear els sistemes en una topología de malla usant una versió modificada de Stanford del Torus Routing Chip.[2] Les plaques dissenyades en Stanford varen implementar un protocol de coherència de caché basat en directori, permetent al Stanford DASH admetre memòria compartida distribuïda para fins a 64 processadors. Stanford DASH també es va destacar per recolzar i ajudar a formalisar models de consistència de memòria dèbil, inclosa la consistència de llançament. Degut a que Stanford DASH va ser la primera màquina operativa que va incloure una coherència de caché escalable,[3] va influir en l'investigació informàtica posterior, aixina com en el SGI Origin 2000 disponible comercialment. Stanford DASH està inclós en la retrospectiva del 25 aniversari de treballs seleccionats del Simpòsium Internacional sobre Arquitectura de Computadors i varis llibres d'informàtica,[4][5][6][7][8] han segut simulats per l'Universitat d'Edimburc,[9] i s'utilisa com a estudi de cas en les classes contemporànees d'informàtica.[10][11]
Referències
- ↑ Lenoski, Daniel; Laudon, James; Gharachorloo, Kourosh; Weber, Wolf-Dietrich(1992).«The Stanford Dash Multiprocessor».Computer.25(3): 63–79.doi:10.1109/2.121510.
- ↑ Dally, William J.; Seitz, Charles L.(1986).«The torus routing chip».Distributed Computing.1(4): 187–196.doi:10.1007/BF01660031.
- ↑ Hennessy, John; Patterson, David (2003). Computer Architecture: A Quantitative Approach, Third edició, Morgan Kaufmann, pp. 655. ISBN 978-1-558-60596-1.
- ↑ Suzuki, Norihisa (1992). Shared Memory Multiprocessing, The MIT Press, pp. 391–406. ISBN 978-0-262-19322-1.
- ↑ Loshin, David (1994). High Performance Computing Demystified, Academic Press, pp. 80, 91. ISBN 978-0-124-55825-0.
- ↑ Parhami, Behrooz (1999). Introduction to Parallel Processing: Algorithms and Architectures, Springer, pp. 450–451. ISBN 978-0-306-45970-2.
- ↑ Hill, Mark; Jouppi, Norman; Sohi, Gurindar (2000). Readings in Computer Architecture, Morgan Kaufmann, pp. 583–599. ISBN 978-1-55860-539-8.
- ↑ Dandamudi, Sivarama (2003). Hierarchical Scheduling in Parallel and Cluster Systems, Springer US, pp. 21–22. doi:10.1007/978-1-4615-0133-6. ISBN 978-1-4613-4938-9.
- ↑ Institute for Computing Systems Architecture, School of Informatics, University of Edinburgh "Stanford DASH Architecture: Cluster Simulation Model", Retrieved on 3 November 2015.
- ↑ Carl Olson and Mattan Erez, The University of Texas at Austin (2007) "The Stanford Dash Multiprocessor", Retrieved on 3 November 2015.
- ↑ Meng Zhang, Duke University (2010) "The Stanford Dash Multiprocessor", Retrieved on 3 November 2015.
- Este artícul conté una traducció derivada de «Stanford DASH» de Wikipedia en castellà publicada baix la Llicència de documentació lliure de GNU i la Llicència Creative Commons Reconeiximent-CompartirIgual 4.0 Internacional.