Unitat de processament tensorial
Una unitat de processament tensorial o TPU (acrònim de l'anglés Tensor Processing Unit) és un circuit integrat dissenyat per a optimisar les càrregues de treball durant l'entrenament de models d'inteligència artificial. Estes unitats de processament gestionen eficientemente operacions alvançades d'àlgebra llineal, les quals són àmpliament utilisades en l'àmbit de l'inteligència artificial. Este circuit va ser dissenyat i implementat per Google i es pot utilisar a través de la seua infraestructura en el núvol, Google Cloud.
En comparació a les unitats de processament gràfic (que a partir de 2016 s'usen en freqüència per a les mateixes tasques), estes unitats estan dissenyades per a un major volum de càlcul de precisió reduïda (per eixemple, des de 8 bits de precisió) i carixen de hardware per a la rasterisació/cartografia de textura.[1][2] El terme ha segut falcat per a un chip específic dissenyat per al marc TensorFlow de Google. Atres dissenys d'acceleradors de IA estan apareixent també en atres proveïdors i estan dirigits a mercats de robòtica i incrustats.
Google també ha utilisat les TPU per al processament de text de Street View i ha pogut trobar tot el text en la base de senyes de Street View en menys de cinc dies. En Fotos, una TPU individual pot processar més de 100 millons de fotos al dia. També s'utilisa en Rank Brain, utilisat per Google per a proporcionar resultats de busca.[3] L'unitat de processament de tensors es va anunciar en 2016 en Google I/O, encara que la companyia va declarar que el TPU havia segut utilisat dins del seu centre de senyes durant més d'un any abans
El tamany del chip pot cabre en un recalat de disc dur dins d'un bastidor d'un centre de senyes, d'acort en l'ingenier de hardware Norm Jouppi de Google.
Google ha declarat que les seues unitats de processament de tensor propietària es varen utilisar en la série AlphaGo contra Lee Sedol de jocs Go home vs màquina.[2]
La primera generació de les TPU de Google es va presentar en la conferència I/O 2016, dissenyat específicament per a eixecutar rets neuronals entrenades.[4] Estes TPU tenen menys precisió en comparació als còmput realisats en una CPU o GPU normals, pero és suficient per als càlculs que tenen que realisar.
Arquitectura
Primera generació
En la primera generació, la TPU és un motor de multiplicació matricial de 8 bits, controlat en un joc d'instruccions CISC per un processador host sobre un bus PCIe 3.0. Està fabricat en un procés de 28nm en un chip en tamany ≤ 331 mm². Té un rellonge a 700 MHz i un disseny tèrmic de potència de 28-40 W. Té 28 MB de memòria en chip i 4 MB d'acumuladors de 32 bits, que prenen els resultats d'una matriu 256 × 256 de multiplicadors de 8 bits. Les instruccions transferixen senyes cap a o des de l'amfitrió o host, realisant multiplicacions matriciales o convoluciones, i aplicant funciones d'activació[5]
Segona generació
La segona generació de la TPU de Google es va presentar en l'I/O 2017. Açò no solament va a accelerar l'aplicació de rets neuronals (inferència), sino també la formació d'estes rets. Estes TPU tenen una potència de processament de 180 TFLOPS i estan interconectados a un en 11.5 PFLOPS. La topología de l'arquitectura del sistema de grups té esferes en forma de ret de 8 × 8 TPU.
La TPU de segona generació formen part del Google Compute Engine, una oferta de servicis en el núvol de la companyia.
Els detalls tècnics de la segona generació actualment (maig de 2017) no estan disponibles. No obstant, se supon que utilisa memòria GDDR5.
Tercera generació
La TPU de tercera generació es va anunciar el 8 de maig de 2018.[6] Google va anunciar que els processadors en sí són dos voltes més potents que els TPU de segona generació i s'implementarien en mòduls en quatre voltes més chips que la generació anterior.[7] Açò dona com resultat un aument de 8 voltes en el rendiment per pod (en fins a 1024 chips per pod) en comparació a l'implementació de TPU de segona generació.
Quarta generació
El 18 de maig de 2021, el director eixecutiu de Google, Sundar Pichai, va parlar sobre les unitats de processament de tensor TPU v4 durant el seu discurs d'obertura en la conferència virtual Google I/O. TPU v4 va millorar el rendiment en més del doble que els chips TPU v3. Cada pod v4 conté 4096 chips v4, i cada pod té 10 voltes l'ample de banda d'interconexió per chip a escala.[8]
També existix una versió de "inferència", cridada v4i, que no requerix refrigeració líquida.[9]
Quinta generació
En 2021, Google va revelar que el disseny físic de TPU v5 s'està realisant per mig d'una nova aplicació d'aprenentage per reforç profunt.[10]
De manera similar a que v4i, la quinta generació té una versió més llaugera cridada v5i.[11]
Google Tensor
Erro en la seqüencia d'órdens: no existix el mòdul «Excerpt».
Referències
- ↑ Armasu, Lucian (19 de maig de 2016). «Google's Big Chip Unveil For Machine Learning: Tensor Processing Unit With 10x Better Efficiency (Updated)». Tom's Hardware.
- ↑ 2,0 2,1 Jouppi, Norm (18 de maig de 2016). «Google supercharges machine learning tasks with TPU custom chip» (en en-us). Google Cloud Platform Blog. Google. Consultat el 26 de juny de 2016.
- ↑ «Google's Tensor Processing Unit could advance Moore's Law 7 years into the future», PCWorld. Consultat el 19 de giner de 2017 (en en).
- ↑ «Google supercharges machine learning tasks with TPU custom chip».
- ↑ «In-Datacentre Performance Analysis of a Tensor Processing Unit».
- ↑ Frumusanu, Andrei. «Google I/O 2018 Opening Keynote Live-Blog (10am PT)». www.anandtech.com. Consultat el 2024-01-31.
- ↑ «Google Offers Glimpse of Third-Generation TPU Processor | TOP500». www.top500.org. Consultat el 2024-01-31.
- ↑ Weiss, Todd R. (2021-05-20). «Google Launches TPU v4 AI Chips» (en en-us). HPCwire. Consultat el 2024-01-31.
- ↑ Kennedy, Patrick (2023-08-29). «Google Details TPUv4 and its Crazy Optically Reconfigurable AI Network» (en en-us). ServeTheHome. Consultat el 2024-01-31.
- ↑ Mirhoseini, Azalia; Goldie, Anna; Yazgan, Mustafa; Jiang, Joe Wenjie(2022-04).«Author Correction: A graph placement methodology for fast chip design».Nature.604(7906): E24–E24.ISSN 1476-4687.doi:10.1038/s41586-022-04657-6.Consultat el 2024-01-31.(en en)
- ↑ «Introducció a l'inferència de Cloud TPU v5i | Cloud TPU». Google Cloud. Consultat el 2024-01-31.
Referències
- Este artícul conté una traducció derivada de «Unidad de procesamiento tensorial» de Wikipedia en castellà publicada baix la Llicència de documentació lliure de GNU i la Llicència Creative Commons Reconeiximent-CompartirIgual 4.0 Internacional.