Anar al contingut

Celes multinivel

De L'Enciclopèdia, la wikipedia en valencià
Les diferències de les cèlules de memòria en comparació

En electrònica, una cela multinivel (MLC) és una cela de memòria capaç d'almagasenar més d'un bit d'informació, en comparació a una cela d'un sol nivell (SLC), que només pot almagasenar un bit per cela de memòria. Una cela de memòria sol estar formada per un únic MOSFET (transistor semiconductor d'òxit metàlic d'efecte camp) de porta flotant, per lo que les celes multinivel reduïxen el número de MOSFET necessaris per a almagasenar la mateixa cantitat de senyes que les cèlules d'un sol nivell.

Les celes de triple nivell (TLC) i les celes de cuádruple nivell (QLC) són versions de la memòria MLC que poden almagasenar tres i quatre bits per cela, respectivament. La denominació "cela multinivel" s'utilisa a voltes específicament per a referir-se a la "cela de dos nivells". En general, les memòries es denominen com seguix:

  1. Cela d'un nivell o SLC (1 bit per cela)
  2. Cela multinivel o MLC (2 bits per cela), alternativament cela de doble nivell o DLC
  3. Cela de triple nivell o TLC (3 bits per cela) o MLC de 3 bits
  4. Cela de quatre nivells o QLC (4 bits per cela)
  5. Cela de nivell penta o PLC (5 bits per cela) - actualment en desenroll[1]

Tinga en conte que esta nomenclatura pot induir a error, ya que una "cela de n nivelles" utilisa de fet 2n nivells de càrrega per a almagasenar n bits (vore més alvance).

Normalment, a mida que aumenta el número de "nivells", disminuïx el rendiment (velocitat i fiabilitat) i el cost per al consumidor; no obstant, esta correlació pot variar entre fabricants.

Eixemples de memòries MLC són MLC NAND flash, MLC PCM (memòria de canvi de fase), etc. Per eixemple, en la tecnologia SLC NAND flash, cada cela pot existir en un dels dos estats, almagasenant un bit d'informació per cela. La majoria de les memòries flash NAND MLC tenen quatre estats possibles per cela, per lo que poden almagasenar dos bits d'informació per cela. Açò reduïx la cantitat de marge que separa els estats i dona lloc a la possibilitat de que es produïxquen més errors. Les celes multinivel dissenyades per a reduir les taxes d'error es denominen a voltes MLC empresarials (eMLC).

Les noves tecnologies, com les celes multinivel i 3D Flash, i l'aument dels volums de producció seguiran fent baixar els preus.[2]

Cela d'un nivell

La memòria flash almagasena senyes en celes de memòria individuals, formades per transistors MOSFET de porta flotant. Tradicionalment, cada cela tenia dos estats possibles (cada u en un nivell de tensió), i cada estat representava un u o un zero, per lo que en cada cela s'almagasenava un bit de senyes en les nomenades celes d'un sol nivell, o memòria flash SLC. La memòria SLC té la ventaja d'una major velocitat d'escritura, un menor consum d'energia i una major resistència de les celes. No obstant, com la memòria SLC almagasena menys senyes per cela que la MLC, la seua fabricació costa més per megabyte d'almagasenament. Per les majors velocitats de transferència i a la major duració prevista, la tecnologia flash SLC s'utilisa en targetes de memòria d'alt rendiment. En febrer de 2016, es va publicar un estudi que mostrava poca diferència en la pràctica entre la fiabilitat de SLC i MLC.[3]

Una memòria flash de cela d'un nivell (SLC) pot tindre una vida útil d'entre 50.000 i 100.000 cicles de programació/borrat.[2]

Una cela d'un sol nivell representa un 1 quan està casi buida i un 0 quan està casi plena. Existix una regió d'incertitut (un marge de llectura) entre els dos estats possibles en la que les senyes almagasenades en la cela no poden llegir-se en precisió.[4]

Cela multinivel

La principal ventaja de la memòria flash MLC és el seu menor cost per unitat d'almagasenament per la major densitat de senyes, i el software de llectura de memòria pot compensar una major taxa d'errors de bits.[5] La major taxa d'errors requerix un còdic de correcció d'errors (ECC) que puga corregir múltiples errors de bits; per eixemple, el controlador flash SandForce SF-2500 pot corregir fins a 55 bits per sector de 512 bytes en una taxa d'errors de llectura irrecuperables inferior a un sector per cada 1017 bits llegits.[6] L'algoritme més utilisat és el còdic Bose-Chaudhuri-Hocquenghem (BCH).[7] Atres inconvenients de la memòria NAND MLC són la menor velocitat d'escritura, el menor número de cicles de programació/borrat i el major consum d'energia en comparació a la memòria flash SLC.


Les velocitats de llectura també poden ser inferiors en les NAND MLC que en les SLC per la necessitat de llegir les mateixes senyes a un segon llindar de tensió per a ajudar a resoldre els errors. Els dispositius TLC i QLC poden necessitar llegir les mateixes senyes fins a 4 i 8 voltes respectivament per a obtindre valors corregidors per ECC.[8]

La memòria flash MLC pot tindre una vida útil d'entre 1.000 i 10.000 cicles de programació/borrat. Açò sol requerir l'us d'un sistema d'archius flash, que està dissenyat en funció de les llimitacions de la memòria flash, com l'us de la nivellació de desgast per a ampliar la vida útil del dispositiu flash.

l'Intel 8087 utilisava la tecnologia de dos bits per cela per a la seua microcódigo ROM,[9] i en 1980 va ser un dels primers dispositius del mercat en utilisar celes ROM multinivel.[10][11] Més tart, Intel va demostrar la tecnologia NOR flash de celes multinivel (MLC) de 2 bits en 1997.[12] NEC va demostrar les celes de quatre nivells en 1996, en un chip de memòria flash de 64 Mbit que almagasenava 2 bits per cela. En 1997, NEC va demostrar un chip de memòria dinàmica d'accés aleatori (DRAM) en celes de quatre nivells, en una capacitat de 4 Gbit. STMicroelectronics també va demostrar les celes de quatre nivells en 2000, en un chip de memòria flash NOR de 64 Mbit.[13]


MLC s'utilisa per a referir-se a les celes que almagasenen 2 bits per cela, utilisant 4 valors o nivells de càrrega. Una MLC de 2 bits té un únic nivell de càrrega assignat a cada combinació possible d'uns i zeros, de la següent manera: Quan s'aproxima al 25%, la cela representa un valor binari d'11; quan s'aproxima al 50%, la cela representa un 01; quan s'aproxima al 75%, la cela representa un 00; i quan s'aproxima al 100%, la cela representa un 10. Una volta més, existix una regió d'incertitut (marge de llectura) entre els valors, en la que les senyes almagasenades en la cela no poden llegir-se en precisió.[4][14]

Des de 2013, algunes unitats d'estat sòlit utilisen part d'una matriu NAND MLC com si fora NAND SLC d'un sol bit, lo que proporciona majors velocitats d'escritura.[15][16][17]

En 2018, casi totes les MLC comercials són planars (és dir, les celes es construïxen sobre la superfície de silici) i, per tant, estan subjectes a llimitacions d'escalat. Per a fer front a este possible problema, l'indústria ya està buscant tecnologies que puguen garantisar auments de la densitat d'almagasenament més allà de les llimitacions actuals. Una de les més prometedores és 3D Flash, en la que les celes s'apilen verticalment, evitant aixina les llimitacions de l'escalat planar.[18]

En el passat, alguns dispositius de memòria varen seguir el camí invers i varen utilisar dos celes per bit per a obtindre taxes d'error de bit encara més baixes.[19]

Enterprise MLC (eMLC) és una variant més cara de MLC optimisada per a us comercial. Afirma durar més i ser més fiable que les MLC normals, al mateix temps que supon un aforro de costs sobre les unitats SLC tradicionals. Encara que molts fabricants de SSD han produït unitats MLC pensades per a us empresarial, només Micron ven chips NAND Flash sense processar en esta denominació.[20]

Vore també

Referències

  1. ↑ «Solidigm Demonstrates World’s First Penta-Level Cell SSD at Flash Memory Summit» (en en). Solidigm newsroom (2022-08-02). Consultat el 2024-01-03.
  2. ↑ 2,0 2,1 «News & Press | Partnerships & Events» (en en). Hyperstone GmbH. Consultat el 2024-01-03.
  3. ↑ Schroeder, Bianca; Lagisetty, Raghav; Merchant, Arif(2016).«Flash Reliability in Production: The Expected and the Unexpected».: 67–80.Consultat el 2024-01-03.(en en)
  4. ↑ 4,0 4,1 Shimpi, Anand Lal. «The Intel SSD 710 (200GB) Review». www.anandtech.com. Consultat el 2024-01-04.
  5. ↑ «Micron's MLC NAND Flash Webinar».Consultat el 5 de giner de 2024.
  6. ↑ «SandForce® SF2600 and SF2500 Enterprise datasheet».Seagate.
  7. ↑ EEClaves(2013).«A Tour of the Basics of Embedded NAND Flash Options».EE Claves.
  8. ↑ Peleato; et al.(2015).«Adaptive Read Thresholds for NAND Flash».IEEE Transactions on Communications.: 3069–3081.doi:10.1109/TCOMM.2015.2453413.
  9. ↑ «Two bits per transistor: high-density ROM in Intel's 8087 floating point chip». Consultat el 2024-01-04.
  10. ↑ J. Robert Lineback(1982).«Four-state cell called density key»."Electronics" magazine.
  11. ↑ P. Glenn Gulak. «A Review of Multiple-Valued Memory Technology». web.archive.org. Proceedings. 1998 28th IEEE International Symposium on Multiple- Valued Logic (Cat. No.98CB36138. Archivat des de l'original, el 28 de maig de 2018. doi:10.1109/ISMVL.1998.679447. Consultat el 2024-01-04.
  12. ↑ P. Glenn Gulak. «A Review of Multiple-Valued Memory Technology» (en en). americanhistory.si.edu. Proceedings. 1998 28th IEEE International Symposium on Multiple- Valued Logic (Cat. No.98CB36138). doi:10.1109/ISMVL.1998.679447. Consultat el 2024-01-04.
  13. ↑ (2019).«Memory».STOL (Semiconductor Technology Online).Consultat el 5 de giner de 2024.
  14. ↑ Hernandez, Pedro (2018-06-29). «SLC vs MLC vs TLC NAND Flash» (en en-us). Enterprise Storage Forum. Consultat el 2024-01-04.
  15. ↑ Gasior, Geoff (2013-07-25). «Samsung's 840 EVO solid-state drive reviewed» (en en-us). The Tech Report. Consultat el 2024-01-04.
  16. ↑ «New Samsung 840 EVO employs TLC and pseudo-SLC TurboWrite cache - PC Perspective» (en en-us). pcper.com (2013-07-18). Consultat el 2024-01-04.
  17. ↑ «Samsung Semiconductor Global Official Website | Samsung Semiconductor Global» (en en). Samsung Semiconductor. Consultat el 2024-01-04.
  18. ↑ «News & Press | Partnerships & Events» (en en). Hyperstone GmbH. Consultat el 2024-01-04.
  19. ↑ Prophet, Graham(200i8).«"Automotive EEPROMs use two cells per bit for ruggedness, reliability"».EDN.
  20. ↑ «Enterprise MLC» (en en-us). www.micron.com. Consultat el 2024-01-04.


Obtingut de «https://lenciclopedia.org/w/index.php?title=Celes_multinivel&oldid=1431767»